PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-198875

(43) Date of publication of application: 31.07.1997

(51)Int.CI.

G11C 11/413 G11C 11/417

(21)Application number: 08-005781 (71)Applicant: MITSUBISHI ELECTRIC

CORP

(22)Date of filing:

17.01.1996 (72)Inventor:

TANIMURA MASAAKI

KONISHI YASUHIRO


(54) SYNCHRONOUS TYPE SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To realize an S (synchronous) DRAM capable of fast operation

with a lower consumption of current.

SOLUTION: An external clock enable signal extCKE is fetched according to a first internal clock signal IntCLK0 from a clock buffer circuit 1 and an input buffer enable signal is generated to be applied to an input buffer circuit 30. The current path of the input buffer circuit 30 is cut according to the input buffer enable signal intZCKE0. The state of the input buffer enable signal is changed synchronizing the rising of the internal buffer enable signal to secure the set up time of an external signal sufficiently thereby reducing the consumption of current of the input buffer circuit 30.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's

decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration 1

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection1

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

10.12.2002

Searching PAJ 페이지 2 / 2

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-198875

(43)公開日 平成9年(1997)7月31日

(51) Int.Cl.⁶ G11C 11/413 識別記号 庁内整理番号 FΙ

技術表示箇所

11/417

G11C 11/34

305

審査請求 未請求 請求項の数8 OL (全 20 頁)

(21)出願番号

特顏平8-5781

(71)出額人 000006013

三菱電機株式会社

(22)出願日

平成8年(1996)1月17日

東京都千代田区丸の内二丁目2番3号

(72) 発明者 谷村 政明

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 小西 康弘

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 同期型半導体記憶装置

(57)【要約】

【課題】 低消費電流で高速動作するSDRAMを実現

【解決手段】 クロックバッファ回路(1)からの第1 の内部クロック信号(intCLKO)に従って外部ク ロックイネーブル信号(extCKE)を取込み、入力 バッファイネーブル信号を生成して入力バッファ回路 (30) へ与える。入力バッファ回路30は、この入力 バッファイネーブル信号(intZCKEO)に従って その電流経路が遮断される。内部クロック信号の立上が りに同期して入力バッファイネーブル信号の状態を変化 させているため、外部信号のセットアップ時間を十分確 保して、入力バッファ回路の消費電流を低減することが できる。



【特許請求の範囲】

【請求項1】 外部から与えられる外部クロック信号に 同期して動作する同期型半導体記憶装置であって、

前記外部クロック信号に従って第1の内部クロック信号 を生成するクロックバッファ手段、

前記外部クロック信号の有効を指示する外部から与えられる外部クロックイネーブル信号を前記第1の内部クロック信号に同期して取込み前記外部クロックイネーブル信号の活性化時活性状態とされる入力バッファイネーブル信号を生成して出力するラッチ手段、

前記入力バッファイネーブル信号を遅延して内部クロッ クイネーブル信号を生成するクロックイネーブル手段、 前記内部クロックイネーブル信号の活性化時に活性状態 とされ、前記外部クロック信号に従って第2の内部クロ ック信号を生成する内部クロック生成手段、および前記 入力バッファイネーブル信号の活性化時活性状態とされ て前記外部クロック信号および前記外部クロックイネー ブル信号と異なる外部から与えられる信号をバッファ処 理する入力バッファ手段を備え、前記入力バッファ手段 は第1および第2の電源供給ノード上の電圧を動作電源 電圧として動作しかつ前記入力バッファイネーブル信号 の非活性化時前記第1および第2の電源供給ノード間の 電流が流れる経路を遮断する手段を含み、さらに前記第 2の内部クロック信号に同期して前記入力バッファ手段 の出力信号をラッチして内部信号を生成する内部信号生 成手段を備える、同期型半導体記憶装置。

【請求項2】 外部から与えられる、第1の電位レベルと第2の電位レベルとの間で変化する外部クロック信号に同期して動作する同期型半導体記憶装置であって、前記外部クロック信号に従って第1の内部クロック信号を生成するクロックバッファ手段、

前記外部クロック信号の有効を指示する外部から与えられる外部クロックイネーブル信号を、前記第1の内部クロック信号の前記第1の電位レベルから前記第2の電位レベルへの変化に同期してラッチしかつ出力するラッチ手段、

前記ラッチ手段の出力信号を遅延して内部クロックイネーブル信号を生成するクロックイネーブル手段、

第1および第2の電源供給ノードの間に結合され、前記 ラッチ手段の出力信号に応答して前記第1および第2の 電源ノード間の電流が流れる経路が選択的に遮断され、 かつ電源供給ノード間の導通時動作して外部から与えら れる信号をバッファ処理する入力バッファ手段、

前記内部クロックイネーブル信号の活性化時活性化され、前記外部クロック信号に従って第2の内部クロック信号を生成するクロック生成手段、および前記ラッチ手段と実質的に同一の構成を有し、前記入力バッファ手段からの信号を前記第2の内部クロック信号の前記第1の電位レベルから前記第2の電位レベルへの変化に応答してラッチして内部信号を生成する内部信号生成手段を備

える、同期型半導体記憶装置。

【請求項3】 前記ラッチ手段は、

前記外部クロックイネーブル信号をバッファ処理するバッファ回路と、

前記バッファ回路の出力信号を受けるように結合され、前記第1の内部クロック信号が前記第2の電位レベルのときに前記バッファ回路の出力信号を通過させるスルー状態となり、かつ前記第1の内部クロック信号が前記第1の電位レベルのときに、前記バッファ回路から与えられた信号にかかわらず、その出力信号の状態を保持するラッチ状態とされる第1のラッチと、

前記第1のラッチに結合され、前記第1の内部クロック信号が前記第1の電位レベルのときに前記ラッチ状態となりかつ前記第1の内部クロック信号が前記第2の電位レベルのときに前記スルー状態とされる第2のラッチを備える、請求項1または2記載の同期型半導体記憶装置。

【請求項4】 前記クロックイネーブル手段は、前記第 1の内部クロック信号に同期して前記ラッチ手段と相補 的にラッチ状態とされるラッチ回路を備える、請求項1 ないし3のいずれかに記載の同期型半導体記憶装置。

【請求項5】 前記クロックバッファ手段は、

前記外部クロック信号をバッファ処理するバッファ回路 レ

前記バッファ回路の出力信号の第1の電位レベルから第2の電位レベルへの変化に同期して前記第1のレベルから前記第2の電位レベルへ変化する信号を生成して前記第1の内部クロック信号を生成する手段を備える、請求項1ないし4のいずれかに記載の同期型半導体記憶装置。

【請求項6】 前記バッファ回路の出力信号を遅延して前記第1の内部クロック信号生成手段へ与える遅延回路をさらに備える、請求項5記載の同期型半導体記憶装置。

【請求項7】 前記ラッチ手段は、前記バッファ回路と前記第1のラッチとの間に設けられる遅延回路をさらに備える、請求項3記載の同期型半導体記憶装置。

【請求項8】 前記入力バッファ手段と前記内部信号生成手段の間に設けられる遅延回路をさらに備える、請求項1ないし7のいずれかに記載の同期型半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、外部から与えられるクロック信号に同期して動作するクロック同期型半導体記憶装置に関し、特に、クロック同期型半導体記憶装置の外部信号を受ける入力バッファの構成に関する。

[0002]

【従来の技術】マイクロプロセッサとメモリとの動作速 度の差を解消するために、さまざまな高速アクセス可能 なメモリLSI(大規模集積回路)が提案されている。これらのメモリLSIは、いずれも、外部クロック信号に同期してデータの入出力を行なうことにより、実効的なデータ転送速度を速くすることを特徴としている。このような外部クロック信号に同期して動作する同期型メモリの1つに、シンクロナスDRAM(以下、SDRAMと称す)がある。このSDRAMは、メモリセルが、通常、1キャパシタ/1トランジスタ型のダイナミック型メモリセルで構成される。

【0003】図13は、従来のSDRAMの外部ピン端子の配置の一例を示す図である。図13において、矩形型のパッケージ(TSOP: thin small outline package)の長辺方向に沿った両側に外部ピン端子が配置される。このパッケージの長辺方向両端に、電源電圧Vddを受けるピン端子P1およびP23ならびに接地電圧Vssを受けるピン端子P2およびP24が配置される。電源ピン端子P1および接地ピン端子P2に隣接して、データ入出力を行なうためのピン端子P3、P4…P7およびP8が配置される。これらのデータ入出力ピン端子P3、P4、P7およびP8の間に、データ入出力を行なうバッファ回路に利用される接地電圧VssQおよび電源電圧VddQをそれぞれ供給するピン端子P5、P6、P9およびP10が配置される。

【0004】パッケージ中央部付近に、外部からの制御信号を受けるピン端子P11~P17が配置される。ピン端子P11へは、ライトイネーブル信号ZWEが与えられる。ピン端子P13へは、コラムアドレスストローブ信号ZCASが与えられる。ピン端子P15へは、ロウアドレスストローブ信号ZRASが与えられる。ピン端子P17へは、チップセレクト信号ZCSが与えられる。ピン端子P12へは、後に説明する入力バッファにおける外部信号のハイレベルおよびローレベルの判定基準となる基準電位Vrefが与えられる。この基準電位Vrefは、また内部回路において他の形態で利用されてもよい。

【0005】ピン端子P14へは、このSDRAMの動作タイミングを規定する外部クロック信号CLKが与えられる。ピン端子P16へは、この外部クロック信号CLKの有効/無効を規定するクロックイネーブル信号CKEが与えられる。ピン端子P18へは、何ら外部信号は与えられず、ノーコネクション(NC)状態とされる。パッケージの下部のピン端子P19、P20~P21およびP22へは、外部からのアドレス信号Adが与えられる。

【0006】標準のDRAMと異なり、SDRAMにおいては、クロック信号CLKの立上がり時における外部制御信号ZWE、ZCAS、ZRAS、ZCSの状態により、実行される内部動作が規定される。その動作態様について、次に図14を参照して説明する。図14

(a)に示すように、クロック信号CLKの立上がりエ

ッジにおいて、チップセレクト信号ZCSおよびロウアドレスストローブ信号ZRASをLレベルに設定しかつコラムアドレスストローブ信号ZCASおよびライトイネーブル信号ZWEをHレベルに指定すると、アクティブコマンドが与えられ、このSDRAMの内部動作が活性化される。すなわち、このアクティブコマンドに従って、SDRAMにおいて、アドレス信号Xが取込まれ、このアドレス信号Xに従ってメモリセル選択動作が開始される。

【0007】図14(b)に示すように、クロック信号 CLKの立上がりエッジにおいて、チップセレクト信号 ZCSおよびコラムアドレスストローブ信号 ZCASを Lレベルに設定しかつロウアドレスストローブ信号 ZR ASおよびライトイネーブル信号 ZWEをHレベルに設定すると、リードコマンドが与えられ、データ読出モードが指定される。このリードコマンドが与えられると、アドレス信号 Yが取込まれ、SDRAMにおいては、このアドレス信号 Yに従ってメモリセルの列選択動作が行なわれ、選択された行および列のメモリセルのデータ Qが出力される。通常、このリードコマンドが与えられてから、「ZCASレイテンシー」と呼ばれるクロックサイクル期間が経過した後に、有効データ Qが出力される。図14(b)においては、ZCASレイテンシーが1の場合の状態を示す。

【0008】図14(c)に示すように、クロック信号 CLKの立上がりエッジにおいて、チップセレクト信号 ZCS、コラムアドレスストローブ信号ZCAS、およ びライトイネーブル信号ZWEをLレベルに設定し、ロ ウアドレスストローブ信号ZRASをHレベルに設定す ると、ライトコマンドが与えられる。このライトコマン ドが与えられると、SDRAMのデータ書込動作が指定 され、このライトコマンドが与えられたクロックサイク ルにおけるデータDがSDRAMに取込まれてアドレス 信号X、Yにより指定された内部の選択メモリセルへ書 込まれる。

【0009】図14(d)に示すように、クロック信号 CLKの立上がりエッジにおいて、チップセレクト信号 ZCS、ロウアドレスストローブ信号 ZRASおよびライトイネーブル信号 ZWEをLレベルに設定し、コラムアドレスストローブ信号 ZCASをHレベルに設定すると、プリチャージコマンドが与えられる。このプリチャージコマンドが与えられると、SDRAMは、内部がプリチャージ状態に復帰し、選択状態とされたメモリセルがすべて非選択状態とされる。またSDRAMの内部回路はすべてプリチャージ状態(スタンバイ状態)に復帰する。

【0010】このクロック信号CLKの立上がりエッジに同期して外部信号、すなわち外部制御信号、アドレス信号、および書込データを装置内部へ取込むことにより、外部信号のスキューなどによるタイミングマージン

を考慮する必要がなく、高速で内部動作を開始することができ、高速アクセスが可能となる。また、データ入出力をクロック信号CLKに同期して行なうため、データ書込/読出を高速で行なうことができる。ここで、通常SDRAMにおいては、リードコマンドまたはライトコマンドを与えると、その時に与えられたアドレス信号(Yアドレス)に従ってバースト長と呼ばれる数のデータを連続して読出または書込をすることができる。

【0011】図15は、SDRAMの内部構成を概略的に示すブロック図である。図15において、SDRAMは、外部クロック信号extCLKをバッファ処理するクロックバッファ1と、外部クロックイネーブル信号extCKEをクロックバッファ1の出力信号に同期して取込みラッチして内部クロックイネーブル信号intCKEを生成するCKEバッファ回路2と、内部クロックイネーブル信号intCKEの活性化時活性状態とされ、クロックバッファ1の出力信号に従って内部クロック発生回路4は、この内部クロック発生回路4は、この内部クロックイネーブル信号intCKEの非活性化時、すなわち外部(内部)クロック信号の無効状態を示すときには、内部クロック信号intCLKをLレベルに固定する。

【0012】SDRAMは、さらに、内部クロック信号intCLKの立上がりに同期して、外部からの信号ZCS、ZRAS、ZCAS、およびZWEを取込みかつラッチして内部制御信号を生成する外部信号入力バッファ回路6と、この外部信号入力バッファ回路6からの内部制御信号に従って指定された動作モードを指定する信号を発生するコマンドデコーダ8と、コマンドデコーダ8からの内部動作モード指定信号に従って必要とされる内部制御信号を発生する内部制御信号発生回路10は、また内部クロック信号intCLKに同期して動作し、各種内部制御信号をこの内部クロック信号intCLKに従って活性/非活性状態とする。

【0013】SDRAMは、さらに、行列状に配列される複数のメモリセルMCを含むメモリセルアレイ12と、内部クロック信号intCLKに同期して外部からのアドレス信号ビットAdO~Adnを取込み内部アドレス信号を生成するアドレスバッファ回路14と、内部制御信号発生回路10からの内部制御信号に応答して活性状態とされてアドレスバッファ回路14からの内部行アドレス信号Xをデコードし、メモリセルアレイ12の対応の行を選択する行選択系回路16と、内部制御信号に応答して活性状態とされてアドレスバッファ回路14からの内部列アドレス信号Yに従ってメモリセルアレイ12の列を選択する列選択系回路18と、内部制御信号発生回路10の制御のもとに、装置内部とデータの入出力を行なうデータ入出力バッファ回路20と、内部制御信号発生回路10の制

御のもとに、メモリセルアレイ12の選択されたメモリセルとデータ入出力バッファ回路20との間でデータの授受を行なう書込/読出回路22を含む。メモリセルアレイ12においては、メモリセルの各行に対応してワード線WLが配置され、メモリセルMCの各列に対応してビット線対BLPが配置される。

【0014】行選択系回路16は、行アドレス信号XをデコードするXデコーダ、Xデコーダの出力信号に従って選択ワード線WLを選択状態へ駆動するワード線ドライバ、およびこの選択ワード線WLに接続されるメモリセルMCのデータを検知、増幅およびラッチするセンスアンプおよびセンスアンプの活性/非活性を制御する回路を含む。列選択系回路18は、ビット線対BLPそれぞれに対応して設けられるIOゲート、および列アドレス信号YをデコードするYデコーダを含む。

【0015】書込/読出回路22は、それぞれデータ書込用およびデータ読出用のための複数のレジスタを含み、内部制御信号発生回路10から与えられる書込/読出指示信号に応答して内部クロック信号intCLKに同期して、データの書込/読出を実行する。上述のように、SDRAMにおいて内部動作タイミングは、すべて内部クロック信号intCLKにより決定される。クロックイネーブル信号intCLKにより決定される。クロックイネーブル信号intCLKをして、水に固定した場合、外部信号(外部書込データ、アドレス信号ビットおよび外部制御信号)の取込は行なわれず、また内部制御信号発生回路10は、先のクロックサイクルの状態を維持する。内部信号の状態変化は生じず、したがって信号線の充放電は行なわれず、消費電流が低減される。

【0016】図16は、この外部クロックイネーブル信号extCKEの作用を説明するための図である。図16(A)に示すように、クロックサイクル0において、外部クロックイネーブル信号extCKEがHレベルのときには、次のクロックサイクル1において外部クロック信号extCLKに同期して内部クロック信号intCLKが生成される。クロックサイクル0における内部クロック信号intCLKの状態は前のクロックサイクルの信号extCKEの状態により決定される。

【0017】クロックサイクル1において、外部クロック信号extCLKの立上がりエッジにおいて、外部クロックイネーブル信号extCKEをLレベルに設定すると、次のクロックサイクル2において、内部クロックintCLKがLレベルに固定される。すなわち、クロックサイクル2において、内部クロック信号intCLKの立上がりが禁止される。したがってこのクロックサイクル2において、SDRAMは、クロックサイクル1と同じ状態を保持する。図16(B)は、データ書込/読出時における外部クロックイネーブル信号extCKEの利用を説明するための図である。図16(B)においては、外部の制御信号ZCS、ZRAS、ZCASお

よびZWEは、まとめてコマンドとして示す。 【0018】クロックサイクル1において、外部クロッ クイネーブル信号 e x t C K E を H レベルとし、かつラ イトコマンドを与えると、この外部クロック信号ext CLKの立上がりエッジでデータDOが取込まれる。ク ロックサイクル2において、外部クロックイネーブル信 号extCKEをLレベルに設定すると、クロックサイ クル3における内部クロック信号の発生が停止される。 この状態においては、クロックサイクル2においてデー タD1が取込まれて、またクロックサイクル3において は、外部クロック信号extCLKが立上がっても、内 部クロック信号が発生されていないため、データD2の 取込は行なわれない。したがって外部の制御装置である CPU (中央処理装置) は、次のクロックサイクルにお いても同じデータD2を与える。これにより、クロック サイクル4において、内部クロック信号が発生されてデ ータD2の取込が行なわれ、次いでクロックサイクル5 においてデータD3の取込が実行される。ここで、図1 6(B)においては、バースト長は4に設定された場合 が一例として示される。ここで、バースト長とは、ライ トコマンドまたはリードコマンドが与えられたとき、連 続して書込または読出すことのできるデータの数を示 す。したがって、データ書込時において、外部クロック イネーブル信号extCKEを1クロックサイクル期間 Lレベルとすることにより、データD2の有効状態を長 くして、データD3の書込タイミングを1クロックサイ クル遅らせることができる。CPUが、書込データD3 を準備していない場合においても、このデータD3が生 成されるまで書込タイミングを遅らせることができる。 【0019】この外部クロックイネーブル信号extC KEを利用することにより、外部クロック信号extC LKの立上がりエッジで、連続して書込データを与え、 クロックサイクル4においてデータD3を書込むべき場 合に、データD3が準備されていない場合においても、 このデータD3が準備されるまで書込状況を遅らせるこ とができ、外部のCPUの動作タイミングに合わせてデ ータの書込を行なうことができる。またクロックサイク ル6において、リードコマンドが与えられると、外部ク ロックイネーブル信号extCKEがHレベルに固定さ れている場合には、ZCASレイテンシーが経過したク

ロックサイクル10において有効データQ0が出力さ

れ、以降クロックサイクル11、12および13におい

てそれぞれデータQ1、Q2およびQ3が読出される。

ここで、ZCASレイテンシーが3の場合が一例として

て、外部クロックイネーブル信号extCKEをLレベ

ルとすると、クロックサイクル8において内部クロック

信号の発生は停止されるため、データ読出動作が1クロ

ックサイクル停止され、等価的にZCASレイテンシー

が1サイクル長くなり、4クロックサイクル経過後のク

示される。しかしながら、クロックサイクル7におい

ロックサイクル11において有効データQOが出力される。

【0020】クロックサイクル11において、また外部クロックイネーブル信号extCKEをLレベルに設定すると、クロックサイクル12において内部クロック信号の発生が停止されるため、クロックサイクル11で読出されて、このクロックサイクル12において確定したデータQ1がクロックサイクル13においても保持される。外部クロックオネーブル信号extCKEが以降Hレベルであるため、クロックサイクル14および15において、残りのデータQ2およびQ3がそれぞれ読出される。したがってこのデータ読出動作時においても、CPUがデータを受入れる準備ができているか否かに合わせてSDRAMからのデータ読出タイミングを調節することができる。

【0021】またこのようなデータ入出力のタイミングを遅らせる構成に加えて、さらに内部クロック信号の発生が停止されるため、外部クロック信号extCKEを連続的にレベルに固定すれば、内部クロック信号intCLKが常時レレベルに固定されるため、SDRAMの内部状態は変化せず、消費電流を低減することができる。特にスタンバイ時における外部クロック信号extCLKに同期した外部信号の取込を停止させることができ、応じて内部信号の状態の変化を防止でき、スタンバイ時の消費電流を低減することができる。

【0022】図17(A)は、図15に示すクロックバッファ1および内部クロック発生回路4の構成の一例を示す図である。図17(A)において、クロックバッファ1は、外部クロック信号extCLKをバッファ処理する入力バッファ1aと、バッファ1aの出力信号を反転するインバータ1bを含む。インバータ1bから第1の内部クロック信号intCLKOが出力される。バッファ1aから、外部クロック信号extCLKと相補な論理の内部クロック信号intZCLKOが生成される。

【0023】内部クロック発生回路4は、CKEバッファ2からの内部クロックイネーブル信号intZCKEとバッファ1aからの内部クロック信号intZCLK0を受けるNOR回路4aと、NOR回路4aの出力信号を反転するインバータ4bを含む。NOR回路4aから第2の内部クロック信号としての内部クロック信号にの内部クロック信号にしての内部クロック信号に加力され、インバータ4bから、補の内部クロック信号intZCLKが出力される。図17(B)は、図15に示すCKEバッファ2の構成の一例を示す図である。図17(B)において、CKEバッファ2は、外部クロックイネーブル信号extCKEをバッファ処理するバッファ2aと、バッファ2aの出力信号を内部クロック信号intCLKOに同期してラッチし出力する第1のラッチ回路2bと、この第1のラッチ

回路2bの出力信号を内部クロック信号intZCLK

○に同期してラッチし出力する第2のラッチ回路2cを含む。

【0024】第1のラッチ回路2bは、内部クロック信 号intCLKOおよびintZCLKOにより選択的 に活性状態とされる3状態インバータ21aを含む。こ の3状態インバータ21aは、内部クロック信号int CLK0がLレベルのときに活性状態とされて、バッフ ァ2aから与えられた信号を反転する。内部クロック信 号intCLKOがHレベルのとき、この3状態インバ ータ21 aは、非作動状態とされて出力ハイインピーダ ンス状態とされる。第1のラッチ回路2bは、さらに、 3状態インバータ21aの出力信号を受けるインバータ 21bと、インバータ21bの出力信号をインバータ2 1 bの入力部へ反転して伝達するインバータ21 c と、 インバータ21bの出力信号を受けるインバータ21d と、内部クロック信号intCLKOとインバータ21 dの出力信号とを受けるNAND回路21eと、内部ク ロック信号intCLKOとインバータ21bの出力信 号とを受けるNAND回路21fと、NAND回路21 eの出力信号を一方入力に受けるNAND回路21g と、NAND回路21fの出力信号とNAND回路21 gの出力信号CKEOとを受けるNAND回路21hを 含む。NAND回路21hの出力信号はNAND回路2 1 eの他方入力に与えられる。このNAND回路21g および21hは、フリップフロップを構成する。

【0025】第2のラッチ回路2cは、内部クロック信 号intZCLKOとNAND回路21gの出力信号C KEOを受けるNAND回路22aと、内部クロック信 号intZCLKOとNAND回路21hの出力信号C KEOとを受けるNAND回路22bと、NAND回路 22aの出力信号を一方入力に受けるNAND回路22 cと、NAND回路22bの出力信号とNAND回路2 2cの出力信号とを受けて補の内部クロックイネーブル 信号intZCKEを出力するNAND回路22dを含 む。NAND回路22dの出力する内部クロックイネー ブル信号intCKEはNAND回路22cの他方入力 へ与えられる。NAND回路22cから、内部クロック イネーブル信号intZCKEが出力される。このNA NDゲート22cおよび22dが、フリップフロップを 構成する。次に、この図24(A)に示すクロックバッ ファおよび内部クロック発生回路ならびに図17(B) に示すCKEバッファの動作を、その動作波形図である 図18を参照して説明する。

【0026】クロックサイクル0において、外部クロックイネーブル信号extCKEがHレベルのときに、外部クロック信号extCLKがHレベルに立上がると、クロックバッファ1の入力バッファ1aからの内部クロック信号intZCLKOがLレベルとされ、またインバータ1bの出力信号がHレベルへ立下がる。一方、CKEバッファ2において、バッファ2aの出力信号は、

Lレベルであり(バッファ2aは反転機能を有する)、第1のラッチ回路2bにおいては、3状態インバータ2 1aが内部クロック信号intCLK0の立上がりに応答して出力ハイインピーダンス状態とされ、インバータ 21bおよび21cにより、この内部クロック信号intCLK0の立上がり前に与えられていたHレベルの信号がラッチされる。

【0027】NAND回路21eおよび21f各々は、 内部クロック信号intCLKOの立上がりに応答して インバータとして作用し、それぞれインバータ21dお よび21 bから与えられる信号を反転してNAND回路 21gおよび21hへ与える。この状態においては、N AND回路21eの出力信号はレレベルとなり、応じて NAND回路21gからの信号CKEOはHレベルにな る。一方、第2のラッチ回路2cにおいては、内部クロ ック信号intZCLKOはLレベルに立下がるため、 NAND回路22aおよび22bの出力信号はHレベル となり、第2のラッチ回路2cは、この内部クロック信 号intZCLKOの立下がる前に与えられていた信号 を保持するラッチ状態とされる。したがってこの状態に おいては内部クロックイネーブル信号intCKEがH レベルであり、一方、補の内部クロックイネーブル信号 intZCKEはLレベルである。したがって内部クロ ック発生回路4においては、NOR回路4aがインバー タとして作用し、クロックバッファ1のバッファ1 aか ら与えられる信号を反転して内部クロック信号intC LKを生成する。信号intCKEおよびintZCK Eの状態は内部クロック信号 intZCLKの立上がり に応答して決定される。したがって、クロックサイクル Oにおいて、内部クロック信号intCLKが発生され るか否かは、前のサイクルにおける外部クロックイネー ブル信号extCKEの状態により決定される。

【0028】クロックサイクル1において、外部クロック信号extCLKの立上がりエッジにおいて、外部クロックイネーブル信号extCKEをLレベルに設定する。この状態において、内部クロック信号intCLKOが外部クロック信号extCLKに従ってHレベルに立上がり、第1のラッチ回路2bが、バッファ2aから与えられる外部クロックイネーブル信号extCKEをラッチし、かつ出力する。したがってこの第1のラッチ回路2bの出力信号CKEOが内部クロック信号intCLKOの立上がりに応答してレベルに立下がる。一方、第2のラッチ回路2cは、内部クロック信号intZCLKOがLレベルであるため、ラッチ状態にあり、内部クロックイネーブル信号intCKEをHレベル、補の内部クロックイネーブル信号intZCKEをレベルに保持する。

【0029】したがってクロックサイクル1においては、NOR回路4aがインバータとして作用し、バッファ1aからの信号に従って内部クロック信号intCL

Kが生成される。このクロックサイクル1において、内 部クロック信号intCLKO(外部クロック信号ex tCLK)がLレベルに立下がると、第1のラッチ回路 2bにおいて、3状態インバータ21aが、作動状態と され、バッファ2aからのHレベルの信号を反転する。 しかしながら、NAND回路21dおよび21fは、L レベルの内部クロック信号intCLKOにより、それ ぞれの出力信号をHレベルに保持し、NAND回路21 gおよび21hの状態は変化しない。したがって、この 第1のラッチ回路21bの出力信号CKEOはLレベル に保持される。一方、第2のラッチ回路2cは、内部ク ロック信号intZCLKOの立上がりに応答してスル ー状態となり、第1のラッチ回路2bから与えられた信 号を通過させかつラッチする。これに応じて内部クロッ クイネーブル信号 intCKEがLレベルとなり、補の 内部クロックイネーブル信号 int ZCKEがHレベル とされる。この結果、内部クロック発生回路4において は、NOR回路4aの出力信号がLレベルに固定され、 内部クロック信号intCLKがLレベルに固定され る。第2のラッチ回路2cは、次に内部クロック信号i ntZCLKOがHレベルに立上がるまで(すなわち内 部クロック信号intCLKOがLレベルに立下がるま で)内部クロックイネーブル信号 intCKEをLレベ ルに保持する。したがって、クロックサイクル2におい ては、内部クロック信号intCLKOが外部クロック 信号extCLKに従って立上がっても、NOR回路4 aは、その出力信号がLレベルに固定され、内部クロッ ク信号intCLKの立上がり(発生)が禁止される。 【0030】クロックサイクル2において、外部クロッ クイネーブル信号extCKEがHレベルであると、内 部クロック信号intCLKOの立上がりに応答して、 第1のラッチ回路2bがラッチ状態とされ、それまでに 取込んでいたHレベルの信号に従って、その出力信号C KEOをHレベルに復帰させる。したがって、内部クロ ック信号intCLKOの立下がりに応答して、第2の ラッチ回路2 c がスルー状態とされると、内部クロック イネーブル信号intCKEがHレベルとされ、補の内 部クロック信号intZCKEがLレベルとされる。こ れにより、クロックサイクル3においては、外部クロッ ク信号extCLKの立上がりに従って内部クロック信 号intCLKがHレベルに立上がる。

【0031】上述のように、第1のラッチ回路2bにおいて、内部クロック信号intCLKOに従って外部クロックイネーブル信号をラッチしかつシフトし、また第2のラッチ回路2cにより、この第1のラッチ回路2bの出力信号を内部クロック信号intZCLKOに従ってシフトすることにより、内部クロックイネーブル信号intCKEは、外部クロック信号extCLKの半サイクル遅れて変化しかつその変化状態を1クロックサイクル保持するため、内部クロック信号intCLKが立

下がってから確実に次のクロックサイクルの間この内部 クロック信号intCLKをLレベルに保持することが できる。また内部クロック信号intCLK0の立下が りに応答して、第2のラッチ回路のラッチ状態を解放し てスルー状態としているため、外部クロックイネーブル 信号extCKEがHレベルとされた状態においては、次のクロックサイクルにおいて確実に内部クロック信号 intCLKをHレベルの活性状態とすることができる。

【0032】上述のように、外部クロックイネーブル信号extCKEを、第1および第2のラッチ回路2bおよび2cにより、内部クロック信号intCLK0に従って順次シフト動作させることにより、確実に、この外部クロックイネーブル信号extCKEがLレベルとされて、外部クロック信号の無効状態を示すとき、次のクロックサイクルにおいて、内部クロック信号intCLKをLレベルに固定することができる。

[0033]

【発明が解決しようとする課題】システム構成要素であ る各種半導体装置の高速化に対応して、システム内で高 速に信号を伝搬するために、新しい規格がインタフェー スに対しても提案されている。これらの新しい規格に は、GTL(ガニング・トランシーバー・ロジック)、 CTT (センター・タップド・ターミネーティド)、H STL(ハイ・スピード・トランシーバ・ロジック)、 およびSSTL(スタブ・シリーズ・ターミネーティド ・ロジックまたはスタブ・シリーズ・ターミネーティド トランシーバ・ロジック)がある。これらのインタフ ェースでは、入力信号の振幅が小さくされており、信号 線の充放電時間を短くし、消費電力の低減および高速化 を図る。たとえば、HSTLおよびCTTにおいて、入 力信号の振幅は、基準電圧Vrefに対し±0.2Vの 範囲に定められている。したがって、受信側の素子に設 けられた入力バッファは、この小振幅の信号を増幅する ことが要求される。これらの新しい規格は、基準電圧に 対してHレベルおよびLレベルの振幅が定められてお り、入力バッファとしては、差動増幅回路が必要とされ

【0034】図19は、従来の入力バッファ初段の構成を示す図である。ここで、入力バッファ初段とは、外部信号を直接受けるバッファ回路部分を示し、バッファ1a,2aに相当する。図19において、初段の入力バッファは、電源電圧Vddを供給する電源ノードに接続される一方導通ノード(ソース)と、ノードN1に接続されるゲートおよび他方導通ノード(ドレイン)とを有するpチャネルMOSトランジスタPQ1と、電源ノードに接続される一方導通ノードと、出力ノードN2に接続される他方導通ノードとを有するpチャネルMOSトランジスタPQ2と、接地電圧Vssを供給する接地ノードに接続される一方導

通ノードと、基準電圧Vrefを受けるように接続されるゲートと、ノードN1に接続される他方導通ノードとを有するnチャネルMOSトランジスタNQ1と、接地ノードに接続される一方導通ノードと、外部信号EXTを受けるように接続されるゲートと、出力ノードN2に接続される他方導通ノードとを有するnチャネルMOSトランジスタNQ2を含む。この初段の入力バッファの構成においては、pチャネルMOSトランジスタPQ1およびPQ2がカレントミラー回路を構成する。外部信号EXTは、外部から与えられる制御信号ZCS、ZRAS、ZCASおよびZWE、アドレス信号Add、および書込データDのいずれであってもよい。

【0035】外部信号EXTが基準電位Vrefよりも高い場合には、nチャネルMOSトランジスタNQ2のコンダクタンスが、nチャネルMOSトランジスタNQ1のそれよりも大きくなる。MOSトランジスタNQ1は、pチャネルMOSトランジスタPQ1から電流が供給され、このpチャネルMOSトランジスタPQ1と同じ大きさの電流がpチャネルMOSトランジスタPQ2を介して流れる(MOSトランジスタPQ1およびPQ2のサイズが同じ場合)。したがって、この状態においては、MOSトランジスタPQ2を介して流れる電流はすべてMOSトランジスタNQ2を介して接地ノードへ放電され、ノードN2は、Lレベルとなる。

【0036】一方、外部信号EXTの電位レベルが基準電圧Vrefよりも低い場合には、nチャネルMOSトランジスタNQ1のコンダクタンスが、MOSトランジスタNQ2のコンダクタンスよりも大きくなる。この場合には、pチャネルMOSトランジスタPQ2を介して流れる電流は、nチャネルMOSトランジスタPQ2を介して流れる電流よりも大きくなり、ノードN2の電位レベルはHレベルとされる。この図19に示すような、差動増幅回路を初段の入力バッファに利用することにより、外部信号EXTの振幅が小さい場合においても、高速で増幅して大きな振幅の内部信号ZOUTを生成することができる。

【0037】基準電圧Vrefは、通常、電源電圧Vddと接地電圧Vssの中間電圧(Vdd+Vss)/2の電位レベルである。外部信号EXTは、その振幅が小さく、Vref±0.2(HSTLおよびCTTインタフェースの場合:GTLの場合、Vref±0.05)である。しかし、スタンバイ時等において、外部信号EXTの電位レベルが電源電圧Vddまたは接地電圧Vssのレベルに固定された場合においても、基準電圧Vrefは、中間電位レベルであるため、この差動増幅回路においては、電源ノードから接地ノードへ常時電流が流れる。すなわち、外部信号EXTが電源電圧Vddレベルの場合には、MOSトランジスタNQ2を介して接地ノードへ電流が流れ、一方、外部信号EXTが接地電圧Vssレベルの場合、MOSトランジスタNQ1を介し

て接地ノードへ電流が流れる。SDRAMの記憶容量が 増大した場合、アドレス信号ビットを受ける入力バッフ ァの数が増大し、また多ビットデータを入出力する場 合、データ入力バッファの数も増大する。またSDRA Mの多機能化に合わせて、外部制御信号の種類も増加す る。したがってこのような外部信号の数が増えた場合、 応じて入力バッファの数も増大し、図19に示すような 差動増幅回路を初段入力バッファとして用いた場合、こ の差動増幅回路を介して常時流れる電流が大きくなり、 低消費電流のSDRAMを実現することができなくなる という問題が生じる。

【0038】それゆえ、この発明の目的は、入力バッファの消費電流を大幅に低減することのできるクロック同期型半導体記憶装置を提供することである。この発明の他の目的は、外部クロック信号の周波数が高い場合においても、アクセス動作に影響を及ぼすことなく確実に入力バッファの消費電流を低減することのできるクロック同期型半導体記憶装置を提供することである。

[0039]

【課題を解決するための手段】請求項1に係る同期型半 導体記憶装置は、外部から与えられる外部クロック信号 に従って第1の内部クロック信号を生成するクロックバ ッファ手段と、外部クロック信号の有効を指示する外部 から与えられる外部クロックイネーブル信号を第1の内 部クロック信号に同期してラッチしてこの外部クロック イネーブル信号の活性化時活性状態とされる入力バッフ ァイネーブル信号を生成するラッチ手段と、入力バッフ ァイネーブル信号を遅延して内部クロックイネーブル信 号を生成するクロックイネーブル手段と、この内部クロ ックイネーブル信号の活性化時に活性状態とされ、外部 クロック信号に従って第2の内部クロック信号を生成す る内部クロック生成手段と、入力バッファイネーブル信 号の活性化時活性状態とされて、外部から与えられる信 号をバッファ処理する入力バッファ手段と、第2の内部 クロック信号に同期して入力バッファ手段の出力信号を ラッチして内部信号を生成する内部信号生成手段を備え る。入力バッファ手段は、第1および第2の電源供給ノ ード上の電圧を動作電源電圧として動作しかつこの入力 バッファイネーブル信号の非活性化時第1および第2の 電源供給ノード間の電流が流れる経路を遮断する手段を

【0040】請求項2に係る同期型半導体記憶装置は、第1の電位レベルと第2の電位レベルとの間で変化する、外部から与えられる外部クロック信号に従って第1の内部クロック信号を生成するクロックバッファ手段と、外部クロック信号の有効を指示する、外部から与えられる外部クロックイネーブル信号を、第1の内部クロック信号の第1の電位レベルから第2の電位レベルへの変化に同期してラッチしかつ出力する第1のラッチ手段と、この第1のラッチ手段の出力信号を遅延して内部ク

ロックイネーブル信号を生成するクロックイネーブル手段と、第1のラッチ手段の出力信号に応答して第1および第2の電源供給ノード間の電流経路が選択的に遮断され、動作時外部からの信号をバッファ処理する入力バッファ手段と、内部クロックイネーブル信号の活性化時活性化され、外部クロック信号に従って第2の内部クロック信号を生成する内部クロック生成手段と、第1のラッチ手段と実質的に同一の構成を有し、入力バッファ手段からの信号を第2の内部クロック信号の第1の電位レベルから第2の電位レベルへの変化に応答してラッチして内部信号を生成して出力する内部信号生成手段を備える。

【0041】請求項3に係る同期型半導体記憶装置は、請求項2のラッチ手段が、第1の内部クロック信号が第2の電位レベルのときに与えられた信号を通過させるスルー状態となり、かつ第1の内部クロック信号が第1の電位レベルのときに与えられる信号にかかわらず出力信号の状態を保持するラッチ状態とされる第1のラッチと、この第1のラッチに結合され、第1の内部クロック信号が第1の電位レベルのときにラッチ状態となりかつ第1の内部クロック信号が第2の電位レベルのときにスルー状態とされる第2のラッチを備える。

【0042】請求項4に係る同期型半導体記憶装置は、請求項1ないし3のいずれかのクロックイネーブル手段が、第1の内部クロック信号に同期して第1のラッチ手段と相補的にラッチ状態とされるラッチ回路を備える。請求項5に係る同期型半導体記憶装置は、請求項1ないし4のいずれかのクロックバッファ手段が、外部クロック信号をバッファ処理するバッファ回路と、このバッファ回路の出力信号の第1の電位レベルから第2の電位レベルへの変化に同期して第1の電位レベルから第2の電位レベルへ変化する信号を生成して第1の内部クロック信号として出力するクロック生成回路を備える。

【0043】請求項6に係る同期型半導体記憶装置は、請求項5の同期型半導体記憶装置が、さらに、バッファ回路の出力信号を遅延する遅延回路を備える。請求項7に係る同期型半導体記憶装置は、請求項3の同期型半導体記憶装置の第1のラッチ手段が、外部クロック信号をバッファ処理するバッファ回路と、このバッファ回路の出力信号を遅延して第1のラッチへ与える遅延回路をさらに備える。請求項8に係る同期型半導体記憶装置は、請求項1ないし7のいずれかの同期型半導体記憶装置が、さらに、入力バッファ手段と内部信号生成手段との間に設けられる遅延回路を備える。

【0044】第1の内部クロック信号に従って外部クロックイネーブル信号に従って入力バッファイネーブル信号に従って入力バッファチーブル信号に従って入力バッファ手段の電流経路を遮断する。外部クロックイネーブル信号に従って入力バッファイネーブル信号が生成されており、第2の内部クロック信号の発生が停止

されるサイクルにおいては、装置内部は、その前のサイクルの状態を維持するため、外部信号を取込む必要がない。したがって、必要なときのみ入力バッファ手段を作動状態とし、不必要なときには入力バッファ手段の電流経路を遮断しているため、回路動作に悪影響を及ぼすことなく消費電流を低減することができる。

【0045】また、第1の内部クロック信号に同期して入力バッファイネーブル信号を外部クロックイネーブル信号に従って生成することにより、外部クロックイネーブル信号が活性状態とされるサイクル、すなわち内部クロック信号が無効状態から有効状態に復帰するサイクルにおいては、内部クロック信号が無効状態とされるサイクルにおいて、入力バッファイネーブル信号に従って変化し、これにより、取込むべき外部信号が与えられる(セットアップされる)前に入力バッファイネーブル信号を活性状態として、入力バッファを作動状態とすることができ、高速動作時においても確実に外部信号のセットアップ時間を保証することができ、確実に外部信号に従って内部信号を生成することができる。

【0046】また、ラッチ手段と内部信号生成手段とを 実質的に同一構成とすることにより、入力バッファイネ 一ブル信号の状態が確定したとき、既に外部信号が取込 まれて内部信号が確定状態とされており、必要とされる 外部信号を確実に内部へ取込むことができる。

[0047]

【発明の実施の形態】

[発明の出発概念]図1は、この発明の出発点としてのSDRAMの要部の構成を示す図である。図1において、SDRAMは、外部クロック信号extCLKをバッファ処理して中間クロック/信号CLKXならびに第1の内部クロック信号intCLKOおよびintZCLKOを生成するクロックバッファ回路1と、内部クロックイネーブル信号intCKEに従って選択的に活性状態とされ、中間クロック信号CLKXから第2の内部クロック信号intCLKOを生成する内部クロック発生回路4を含む。これらの回路1および4の構成は、後に詳細に説明するが、内部クロック信号intCLKOおよびintZCLKOは中間クロック信号CLKXをバッファ処理して生成される。

【0048】SDRAMは、さらに、外部クロックイネーブル信号extCKEをバッファ処理するバッファ回路2aの出力信号を第1の内部クロック信号intCLKOに同期してラッチしかつ出力する第1のラッチ回路2bの出力信号を、この第1の内部クロック信号intZCLKOに同期してラッチしかつ出力する第2のラッチ回路2cを含む。この第2のラッチ回路2cがら、内部クロックイネーブル信号intCKEおよびintZCKEが出力される。バッファ回路2a、ラッチ回路

2 bおよび2 c の構成は、先の図17(B)に示す構成 と同じである。クロックイネーブル信号 i n t C K E が H レベルのときには、外部クロック信号(内部クロック信号)の有効状態が示され、内部クロックイネーブル信号 i n t C K E が L レベルのときには、外部クロック信号(内部クロック信号)の無効状態が示される。

【0049】入力バッファ30は、基準電圧Vrefと 外部信号(制御信号、アドレス信号および書込データの いずれか) EXTとを差動的に増幅して、出力信号ZO UTを生成する。この入力バッファ回路30は、先の図 19に示す初段入力バッファと同様、カレントミラー回 路を構成するpチャネルMOSトランジスタPQ1およ びPQ2と、基準電圧Vrefと外部信号EXTとを比 較する比較段を構成するnチャネルMOSトランジスタ NQ1およびNQ2を含む。この入力バッファ30は、 さらに、電源ノード31とpチャネルMOSトランジス タPQ1およびPQ2の各々の一方導通ノードとの間に 接続され、そのゲートに内部クロックイネーブル信号i ntZCKEを受けるpチャネルMOSトランジスタP Q3、およびMOSトランジスタNQ2と並列に設けら れかつそのゲートに内部クロックイネーブル信号 int ZCKEを受けるnチャネルMOSトランジスタNTを 含む。次に、この図1に示す構成の動作を、その動作波 形図である図2を参照して説明する。 クロックサイクル 0より前のクロックサイクルにおいて、外部クロックイ ネーブル信号extCKEはHレベルに設定されている と仮定する。

【0050】クロックサイクル0において、外部クロッ クイネーブル信号extCKEはHレベルに設定され、 外部クロック信号extCLKの有効が指定される。こ の状態においては、前のクロックサイクルにおいて外部 クロック信号extCKEはHレベルに保持されていた ので、クロックバッファ回路1から内部クロック信号i ntCLKOが生成されると、この第1の内部クロック 信号intCLKOに従って内部クロック発生回路4か ら、内部クロック信号intCLKが発生される。ここ で、「発生される」は、クロック信号がLレベル(第1 の電位レベル)からHレベル(第2の電位レベル)へ立 上がる状態を示す。この状態においては、入力バッファ 30において、pチャネルMOSトランジスタPQ3 は、内部クロックイネーブル信号intZCKEがLレ ベルであり導通状態を維持しており、外部信号EXTと 基準電圧Vrefとの比較を行ない、その比較結果に従 って出力信号20UTを生成する。

【0051】クロックサイクル1において、外部クロックイネーブル信号extCKEがLレベルに設定され、外部クロック信号extCLKの無効が指定される。この状態においては、内部クロック信号intCLK0は、クロックバッファ1から発生されてラッチ回路2bおよび2cへ与えられる。ラッチ回路2bおよび2c

は、先に説明したように、外部クロックイネーブル信号 extCKEを半クロックサイクル遅延して伝達する。したがって、内部クロック信号intCLKOがHレベルの間、ラッチ回路2cは先の状態を保持しており、内部クロックイネーブル信号intZCKEはLレベルを維持する。したがって内部クロック信号intCLKが発生され、入力バッファ回路3Oが動作し、外部信号EXTと基準電圧Vrefとの比較を行なう。

【0052】クロックサイクル1において、第1の内部 クロック信号intCLKOがLレベルに立下がると、 ラッチ回路2cがスルー状態とされ、第1のラッチ回路 2 bから与えられた信号を取込み出力する。したがって この状態において、内部クロックイネーブル信号int ZCKEがHレベルとなり、pチャネルMOSトランジ スタPQ3が非導通状態、またはnチャネルMOSトラ ンジスタNTが導通状態とされる。これにより、入力バ ッファ回路30において、電源ノード31から接地ノー ド32へ電流が流れる経路が遮断される。出力信号ZO UTは、MOSトランジスタNTにより放電されてLレ ベルを維持する。MOSトランジスタMTにより、外部 信号EXがLLレベルのときに出力信号ZOUTがハイ インピーダンス状態となり、ノイズの影響を受けやすく なるのを防止する。このクロックサイクル1において、 外部クロック信号extCLKの立上がりエッジで与え られた外部信号EXT((a))は、取込まれて内部動 作が実行される。

【0053】クロックサイクル2において、外部クロッ ク信号extCLKがHレベルに立上がると、応じて第 1の内部クロック信号intCLKOがLレベルに立上 がる。この状態において、外部クロックイネーブル信号 extCKEはHレベルに復帰しており、外部クロック 信号extCLKの有効状態が指定される。しかしなが ら、ラッチ回路2cは、Lレベルの内部クロック信号i ntZCLKによりラッチ状態を維持しており、内部ク ロックイネーブル信号intZCKEはHレベルを維持 する。同様、内部クロックイネーブル信号intCKE はLレベルの非活性状態であり、したがって内部クロッ ク発生回路4からの内部クロック信号intCLKはL レベルを維持する。この状態においては、内部動作は行 なわれないため、このクロックサイクル2において与え られた外部信号EXT((b))は取込む必要がない。 したがって、入力バッファ回路30においてァチャネル MOSトランジスタPQ3が非導通状態とされ、この入 カバッファ回路30が非動作状態とされても内部動作に 対し何ら悪影響は及ぼさない。

【0054】クロックサイクル2において、内部クロック信号intCLKOがLレベルに立下がると、第1のラッチ回路2bがラッチ状態となり、また第2のラッチ回路2cがスルー状態とされ、内部クロック信号intCKEが外部クロックイネーブル信号extCKEに従

ってHレベルとされ、また補の内部クロックイネーブル 信号intZCKEがLレベルとされる。これにより、 pチャネルMOSトランジスタPQ3が導通状態とさ れ、またnチャネルMOSトランジスタNTが非導通状 態とされ、入力バッファ回路30が作動状態とされる。 【0055】したがって、クロックサイクル3におい て、外部クロック信号extCLKの立上がりエッジで 外部信号EXTを取込んで、入力バッファ回路30でこ れを増幅して内部信号を生成し、内部動作を行なうこと ができる。外部クロック信号extCLKの立上がりに 対し、外部信号EXTは、セットアップ時間tsuおよ びホールド時間thdが規定される。これらの時間は、 正確に内部信号を生成するために外部信号を確定状態に 保持する必要があるために規定される。内部クロックイ ネーブル信号intZCKEは、内部クロック信号in tCLK0の立下がりに従って変化するため、クロック サイクル1における外部信号EXT((a))のホール ド時間thdは、確実に保証することができ、正確にこ のクロックサイクル1における外部信号EXT

((a))は取込むことができる。また、クロックサイクル2において与えられる外部信号EXT((b))に対しては、内部信号は内部クロック信号intCLKに同期して取込まれて発生されるため、この外部信号EXT((b))の取込は確実に防止される。

【0056】また、外部クロック信号extCLKの無 効状態から有効状態への復帰時、すなわちクロックサイ クル2からクロックサイクル3への移行時において、内 部クロックイネーブル信号intZCKEがLレベルと される時点は内部クロック信号intCLKOの立下り 時点であり、クロックサイクル3において取込まれるべ き外部信号EXTのセットアップ開始時点よりも早い時 点である。したがって、この外部信号EXT((c)) に対し、確実にセットアップ時間tsuを保証すること ができ、正確にこの外部信号EXT((c))を取込み 内部信号を生成することができる。また中間クロック信 号CLKXをバッファ処理して内部クロック信号int CLKOおよびintCLKを生成することにより、内 部クロック信号intCLKを早いタイミングで発生す ることができ、内部動作開始タイミングを早くすること ができる。

【0057】外部クロック信号extCLKが比較的低速であり、内部クロックイネーブル信号intZCKEのLレベルへの移行タイミングと、外部信号EXT

((c))のセットアップ開始時点との時間差trが正の場合には、上述のように、不必要なときに、入力バッファ回路30の動作を停止させた後この入力バッファ回路を作動状態へ復帰させる場合においても、正確に外部信号EXTを取込み内部信号を生成することができる。しかしながら、外部クロック信号extCLKが高速のクロック信号とされて、外部信号EXTのセットアップ

時間tsuが、外部クロック信号extCLKの半サイクル時間に近くなった場合、正確に外部信号EXTを取込むことができなくなる可能性がある。この状態について、次に図3を参照して説明する。

【0058】図3において、クロックサイクル0におけ る信号intCKE、intZCKEおよびintCL Kの状態は前のクロックサイクルにおける外部クロック イネーブル信号extCKEの状態により決定される。 クロックサイクル1において、外部クロックイネーブル 信号extCKEをLレベルに設定する。この状態にお いては、クロックサイクル2において内部クロック信号 intCLKの発生が停止される。クロックサイクル3 において再び内部クロック信号intCLKが発生され る。クロックサイクル2において、第1の内部クロック 信号CLKOがLレベルとされてから第2のラッチ回路 2 c における遅延時間が経過した後に、内部クロックイ ネーブル信号intZCKEがLレベルへ変化する。一 方このとき、クロックサイクル3において取込まれるべ き外部信号EXT((c))がセットアップされる。ホ ールド時間thdおよびセットアップ時間tsuは仕様 で定められた一定値である。外部クロック信号extC LKの周期が短いとき、この内部クロックイネーブル信 号intZCKEがLレベルとされるのが、外部信号E XT((c))がセットアップされた後となる可能性が 存在する。この内部クロックイネーブル信号intZC KEがLレベルとされるタイミングと、外部信号EXT がセットアップされるタイミングとの時間差(以下、リ セット時間と称す)trが負となると、外部信号EXT のセットアップ時間tsuが実効的に短くなり、正確 に、この外部信号EXT((c))を取込み、内部信号 を生成することができなくなる可能性がある。

【0059】以下、高速クロック信号に同期して動作する場合においても、より確実に外部信号を取込むことのできる構成について説明する。

「実施の形態1]図4は、この発明の実施の形態1に従 うSDRAMの要部の構成を示す図である。図4におい て、図1に示す構成と対応する部分には同一の参照番号 を付し、その詳細説明は省略する。この図4に示す構成 において、外部信号EXTを受ける入力バッファ回路3 0の電流経路遮断用のpチャネルMOSトランジスタP Q3のゲートへは、第1のラッチ回路2bの出力の信号 intZCKEOが入力バッファイネーブル信号として 与えられる。この第2のラッチ回路2cからの内部クロ ックイネーブル信号intZCKEは、内部クロック発 生回路4へ与えられて、内部クロック信号intCLK の有効/無効を制御する。入力バッファ回路30の出力 信号は内部クロック発生回路4からの内部クロック信号 intCLKに応答してラッチ状態となるラッチ回路3 5へ与えられる。ラッチ回路35は、内部クロック信号 intCLKの立上がりに従って入力バッファ回路30 から与えられた信号を取込み、この内部クロック信号intCLKがLレベルの間ラッチする。このラッチ回路35からの内部信号intCOMは、内部制御信号(コマンドを生成する外部制御信号に対応する)、アドレス信号ビットまたは内部書込データであり、それぞれコマンドデコーダ、アドレスデコーダまたは書込回路へ与えられる(図15参照)。

【0060】次に図4に示す構成の動作をそのタイミン グチャート図である図5を参照して説明する。クロック サイクルOにおける信号intCKEおよびintCL Kの状態は前のクロックサイクルにおける外部クロック イネーブル信号extCKEの状態により決定される。 クロックサイクル1において、外部クロックイネーブル 信号extCKEが外部クロック信号extCLKの立 上がりにおいてレレベルに設定され、外部クロック信号 の無効が指定される。外部クロック信号extCLKの 立上がりに同期して、クロックバッファ1からの内部ク ロック信号intCLKOがHレベルに立上がる。この 内部クロック信号intCLKOが立上がりに同期して ラッチ回路2bがバッファ回路2aから与えられた信号 を取込みラッチし、かつ内部クロック信号intCLK 0の立下がりに応答してラッチ状態とされる。したがっ てラッチ回路2bからの入力バッファイネーブル信号i ntZCKEOは、内部クロック信号intCLKOが 立上がるとHレベルに立上がり、入力バッファ回路30 の電流経路遮断用のpチャネルMOSトランジスタPQ 3を非導通状態とする。

【0061】ラッチ回路35は、その構成を後に詳細に説明するが、ラッチ回路2bと実質的に同じ構成を備えており、内部クロック信号intCLKがHレベルに立上がるとスルー状態とされ、この入力バッファ回路30から与えられる信号を取込み、内部クロック信号intCLKがLレベルのときラッチ状態となる。入力バッファイネーブル信号intZCKEOがHレベルに立上がった時点においては、既にラッチ回路35においてこの入力バッファ回路30の出力信号が取込まれており、内部信号intCOMは、外部信号EXTに対応した状態となっている。

【0062】次いでこの内部クロック信号intCLK OがLレベルに立下がると、ラッチ回路2cがスルー状態となり、ラッチ回路2bの出力信号に従って内部クロックイネーブル信号intZCKEがHレベルとなり (内部クロックイネーブル信号intCKEがLレベルとなり)、内部クロック発生回路4がディスエーブル状態とされ、内部クロック信号intCLKをLレベルに固定する。したがって、クロックサイクル2において、外部クロック信号extCLKに従って第1の内部クロック信号intZCLKOが変化しても、内部クロック発生回路4からの内部クロック信号intCLKはLレベルを維持する。このクロックサイクル2において、外

部クロックイネーブル信号extCKEはHレベルに復帰しており、内部クロック信号intCLK0の立上がりに応答して、ラッチ回路2bがスルー状態となり、入力バッファイネーブル信号intZCKE0をLレベルに復帰させる。これにより、pチャネルMOSトランジスタPQ3が導通状態とされ、入力バッファ回路30が作動状態とされる。このとき、外部信号EXT

((b))は、ラッチ回路35へは取込まれない(内部 クロック信号intCLKはLレベルに固定されている)。したがって、内部信号intCOMは、先のクロックサイクル1において与えられた外部信号EXT ((a))に対応した状態(a)を維持する。

【0063】次いで、内部クロック信号intCLKO が外部クロック信号extCLKに従ってLレベルとな ると、ラッチ回路2cがスルー状態となり、Lレベルの 入力バッファイネーブル信号intCKE0に従って内 部クロックイネーブル信号intZCKEがLレベル (内部クロックイネーブル信号intCKEがHレベ ル)に復帰し、内部クロック発生回路4は作動状態とさ れる。内部クロックイネーブル信号intCKEがHレ ベルに立上がるタイミングが次のクロックサイクル3に おいて取込まれる部信号EXT((c))のセットアッ プタイミングより遅い場合であっても、入力バッファイ ネーブル信号intZCKEOは既にLレベルの活性状 態に復帰しており、リセット時間trがほぼ半クロック サイクル期間あり、入力バッファ回路30は確実に、外 部信号EXTをバッファ処理してラッチ回路35へ与え ることができる。したがって、この第1の内部クロック 信号intCLKOに同期して動作するラッチ回路2b からの信号intΖСΚΕΟを入力バッファイネーブル 信号として利用することにより、外部クロック信号ex t C L K が高速のクロック信号であっても、リセット時 間trを確実に確保することができ、高速動作時におい ても消費電流を低減してかつ確実に外部信号を取込んで 内部信号を生成することができる。

【0064】クロックサイクル3においては、内部クロック信号intCLK0の立上がりに同期して、内部クロック信号intCLKが立上がり、ラッチ回路35が入力バッファ回路30から与えられた外部信号EXT((c))を取込んで、内部信号intCOM

((c))を出力する。上述のように、内部クロック信号intZCKEよりも早いタイミングで第1の内部クロック信号intZCLKOに同期して変化する信号intZCKEOを入力バッファイネーブル信号として利用して、入力バッファ回路30の電源の供給ノード(電源ノード31および接地ノード32両者を含む)の間の電流の流れる経路を遮断することにより、高速動作時においても、入力バッファ回路を必要なときのみ動作させかつ外部信号のセットアップ時間を保証することができ、正確に外部信号EXTを取込み内部信号intCO

Mを生成することができる。これにより、高速かつ低消費電流で動作するSDRAMを得ることができる。

【0065】 [クロックバッファ回路の構成]図6は、図4に示すクロックバッファ回路1および内部クロック発生回路4の構成の一例を示す図である。図6において、クロックバッファ1は、外部クロック信号extCLKを受けてバッファ処理するバッファ回路1aと、バッファ回路1aの出力信号を反転するインバータ1cと、電源電圧Vccとインバータ1cの出力信号とを受けるNAND回路1dと、NAND回路1dの出力を反転するインバータ1eを含む。NAND回路1dから補の第1の内部クロック信号intZCLKOが出力され、インバータ1eから第1の内部クロック信号intCLKOが出力される。バッファ回路1aは、たとえばカレントミラー型差動増幅回路の構成を備える。このバッファ回路1aは常時動作し、外部クロック信号extCLKをバッファ処理しかつ反転して出力する。

【0066】図5に示すように、内部クロック信号in

t C L K の立上がりが、インバータ1c により遅延され る場合、外部信号EXTのセットアップ時間tsuに対 し、さらにこのインバータ1 cの有する遅延時間ts u´が実効的なセットアップ時間として付け加えられ る。外部信号EXTは、内部クロック信号intCLK に同期して取込まれてラッチされるためである。したが って、この外部信号EXTの外部クロック信号extC LKに対するセットアップ時間tsuを短くしても、内 部で十分な時間のセットアップ時間(tsu+ts u′)を確保することができ、応じてサイクル期間を短 くすることができ、高速動作が可能となる。このセット アップ時間およびホールド時間は、内部信号を確実に生 成するために内部アクセス動作に関係なく外部信号を一 定の状態に保持するために必要とされる時間であり、こ れらの時間が短ければ短いほど、クロックサイクル期間 を短くすることができるためである。同様、外部クロッ クイネーブル信号extCKEに対しても、内部クロッ ク信号intCLKOがインバータ1cにより遅延され ているため、このセットアップ時間を実効的に長くする ことができる。

【〇〇67】内部クロック発生回路4は、内部クロックイネーブル信号intCKEとインバータ1cの出力信号を受けるNAND回路4aと、NAND回路4aの出力信号を受けるインバータ4bを含む。NAND回路4aから補の内部クロック信号intZCLKが出力され、インバータ4bから内部クロック信号intCLKが出力される。NAND回路4aは、インバータ1cの出力信号と内部クロックイネーブル信号intCKEを受けるAND回路で置換えられてもよい。その場合には、ただし、インバータ1cからは外部クロック信号extCLKと逆相のクロック信号が出力される。NAND回路1dおよび4aにより内部クロック信号intZ

CLKOおよびintZCLKの遅延時間は同じとなり、早いタイミングで内部クロック信号intCLKを立上げて外部信号をラッチして内部信号intCOMを確定状態とでき、内部動作開始タイミングを早くできる。

【0068】図7は、図6に示すクロックバッファ回路 1の変更例の構成および動作を示す図でる。図7(A)において、クロックバッファ回路1は、インバータ1 c の出力信号CLKXを反転しかつ遅延する遅延回路1 g と、インバータ1 c の出力信号と遅延回路1 gの出力信号を受けるAND回路1 hと、AND回路1 hの出力信号を受けるインバータ1 fを含む。AND回路1 hから、補の内部クロック信号intZCLK Oが出力され、インバータ1 f から内部クロック信号intCLK Oが出力される。

【0069】この図7 (A) に示す構成の場合、AND 回路1hからは、図7(B)に示すように、インバータ 1 cの入力信号 の立下がりに応答して、遅延回路1g が有する遅延時間Hレベルとされる内部クロック信号i ntCLKOが出力される。内部クロック信号intC LKOおよびintCLKの立上がりのみが外部クロッ ク信号extCLKに同期し、その立下がりは、外部ク ロック信号extCLKの立下がりには同期しない。し かしながら、このSDRAMにおいては、入力段におい て内部クロック信号intCLKOおよびintCLK の立上がりに同期してラッチ回路がラッチ動作を行なっ ており、確実に外部信号を取込み内部信号を生成するこ とができる。この遅延回路1gが有する遅延時間は、1 クロックサイクル期間よりも短いが図7(B)に示すよ うに、外部クロック信号extCLKの半サイクルより も短くてもよく、また長くてもよい(長い場合は破線で 示す)。内部クロック信号intCLKの必要最小限の Hレベル期間が確保されていればよい。

【0070】図8は、内部クロックイネーブル信号intCKEおよび内部信号intCOMを発生する部分の具体的構成を示す図である。図8において、CKEバッファ2は、外部クロックイネーブル信号extCKEを受けるバッファ2aと、バッファ2aの出力信号を遅延する遅延回路2dと、遅延回路2dの出力信号を第1の内部クロック信号intCLKOに同期して取込み、ラッチしかつシフトして入力バッファイネーブル信号intCKEOおよびintZCKEOを出力するラッチ回路2bと、このラッチ回路2bの出力信号をこの第1の内部クロック信号intZCLKOに同期して取込み、ラッチし出力するラッチ回路2cを含む。

【0071】ラッチ回路2bは、図17(B)に示す構成と同様、内部クロック信号intCLKOがLレベルのときにスルー状態とされ、内部クロック信号intCLKOがHレベルのときにラッチ状態とされるラッチ2baと、内部クロック信号intCLKOがLレベルの

ときにラッチ状態とされ、かつ第1の内部クロック信号intCLKOがHレベルのときにスルー状態とされるラッチ2bbを含む。この第1のラッチ2baおよび第2のラッチ2bbの構成は、図17(B)に示す構成と同じであり、対応する部分には同一の参照番号を付す。また、第2のラッチ回路2cの内部構成も、図17(B)に示す構成と同じであり、対応する部分には同一の参照番号を付す。

【0072】外部信号EXTから内部信号intCOM を生成する入力バッファ回路は、入力バッファイネーブ ル信号intZCKEOに同期して選択的に活性状態と される入力バッファ30と、入力バッファ30の出力信 号を遅延する遅延回路37と、遅延回路37の出力信号 を内部クロック信号 intCLKに同期して取込み、ラ ッチしかつシフトして内部信号intCOMおよびin tZCOMを生成するラッチ回路35を含む。このラッ チ回路35は、内部クロック信号intCLKがLレベ ルのときにスルー状態とされ、かつ内部クロック信号i ntCLKがHレベルのときにラッチ状態とされるラッ チ35aと、ラッチ35aの出力信号を受けるように結 合され、内部クロック信号intCLKがHレベルのと きにスルー状態とされ、内部クロック信号intCLK がLレベルのときにラッチ状態とされるラッチ35bを 含む。入力バッファ30は、図1に示すバッファと同 様、カレントミラー型差動増幅回路の構成を備え、入力 バッファイネーブル信号intZCKEOがLレベルの ときに作動状態とされかつ入力バッファイネーブル信号 intZCKEOがHレベルのときにその電流経路が遮 断されて非作動状態とされる。

【0073】ラッチ35aは、内部クロック信号intCLKおよびintZCLKに同期して選択的に作動状態とされて遅延回路37の出力信号を反転する3状態インバータ41aの出力信号を受けるインバータ41bと、インバータ41bの出力信号を反転してインバータ41bの入力部へ伝達するインバータ41cと、インバータ41bの出力信号を反転してインバータ41bの出力信号を反転するインバータ41dを含む。インバータ41bおよび41cはラッチ回路を構成する。3状態インバータ41aは、内部クロック信号intCLKがLレベルであり、かつ補の内部クロック信号intZCLKがHレベルのときに作動状態とされてインバータとして作用し、内部クロック信号intZCLKがHレベルでありかつすっク信号intZCLKがLレベルのときには、出力ハイインピーダンス状態とされる。

【0074】ラッチ35bは、内部クロック信号int CLKとインバータ41dの出力信号を受けるNAND 回路41eと、内部クロック信号intCLKとインバータ41bの出力信号を受けるNAND回路41fと、 NAND回路41eの出力信号をその一方入力に受けて 内部信号intCOMを出力するNAND回路41g と、NAND回路41fの出力信号と内部信号intC OMを受けて補の内部信号intZCOMを出力するN AND回路41hを含む。NAND回路41hの出力す る信号intZCOMはまたNAND回路41gの他方 入力へ与えられる。

【0075】このラッチ回路2bとラッチ回路35は、その内部構成は実質的に同じである。ラッチしシフトするタイミングを規定するクロック信号が異なるだけである。第1の内部信号intCLK0は、図6に示すように、インバータ1bを介して出力され、内部クロック信号intCLKはNOR回路4aを介して出力される。一方、補の第1の内部クロック信号intZCLK0は遅延回路1cから出力され、また補の内部クロック信号intZCLKは、NOR回路4aからインバータ4bを介して出力される。したがって、内部クロック信号intCLK0およびintCLKの変化タイミングの差はほぼこのインバータ1bとNOR回路4aにおける遅延時間の差であり、ほぼ無視することができる値である。

【0076】同様、補の第1の内部クロック信号int ZCLK0は、遅延回路からインバータ2段を介して出力される構成とされれば、補の内部クロック信号int ZCLKおよびintZCLK0もほぼ同じタイミングで発生される。したがって、入力バッファイネーブル信号intZCKE0が外部クロックイネーブル信号extCKEに従ってHレベルとされるとき、この内部信号intCOMも既に外部信号EXTの状態に対応した状態に変化して、ラッチ35bにより保持されていると考えることができる。したがって入力バッファイネーブル信号intZCKE0が早いタイミングで非活性状態(Hレベル)とされても、そのときには、外部信号EXTは確実にラッチ回路35で内部信号intCOMとしてラッチされていると考えることができる。次に、遅延回路2dおよび37の作用について説明する。

【0077】図9は、図6ないし図8に示すバッファ回路1a、2aおよび30各々の次段に設けられた遅延回路1c、2dおよび37の作用を説明するためのタイミングチャート図である。図9において、外部クロック信号extCLKは、遅延回路1cにより時間Td0遅延されて、第1の内部クロック信号intCLK0となる。内部クロック信号intCLKは、NORゲート4aの遅延を考慮して、外部クロック信号extCLKに対し時間Td1遅れて変化する。外部信号EXT

((a))が、外部クロック信号extCLKに対しセットアップ時間Tsuを有し、かつ外部クロック信号extCLKに対するホールド時間が0の場合を考える。この外部信号EXTは、遅延回路37により時間Td2遅延される。したがってこの場合、この遅延回路37の出力信号(a)は、内部クロック信号intCLKに対し次式で表わされるセットアップ時間tsuおよびホー

ルド時間もhを有する。

[0078] tsu=Tsu+Td1-Td2, th=Th (=0)+Td2-Td1

したがって、Td2>Td1の条件が満足されれば、外部信号EXTの外部クロック信号extCLKに対するホールド時間が0の場合であっても、内部クロック信号intCLKに対するホールド時間thが正の値(Td2-Td1)とされ、早いタイミングで内部クロック信号によるLXAVに対する。

2-Td1)とされ、早いタイミンクで内部クロック信号intCLKOが立上がっても(TdOが極めて小さいとき)、確実に外部信号EXTを取込み、第1のラッチ35aの出力信号intCOMOを確定状態とすることができる

とができる。 【0079】また外部信号EXT((c))の場合、遅 延回路37の出力する信号の内部クロック信号intC LKに対するセットアップ時間tsuは、外部信号EX T(c)の外部クロック信号extCLKに対するセッ トアップ時間Tsuよりも短くなる。したがってこの場 合、必要最小限のセットアップ時間tsuを確保するた めには、外部信号EXT((c))のセットアップタイ ミングを早くする必要が生じる。この遅延時間Td2 は、遅延回路37の出力信号のホールド時間を確保する ために設けられるものであり、その値はリセット時間も rよりも十分小さく(ホールド時間はセットアップ時間 より短い)、したがってこの場合においても入力バッフ ァイネーブル信号intZCKEOがLレベルに立下が るタイミングは、外部信号EXT((c))のセットア ップタイミングよりも十分早く、高速動作時においても 確実に外部信号EXTのセットアップを行なうことがで きる。内部クロック信号intCLKの無効時、入力バ ッファイネーブル信号int ZCKEOは、第1の内部 クロック信号intCLKOの立上がりに同期してHレ ベルとされる。入力バッファイネーブル信号 int ZC KEOは、図8に示すラッチ2bbを介して生成され る。したがって、内部クロック信号intCLKOがH レベルに立上がってから、2段のゲート(NAND回 路)の遅延が少なくとも必要とされる。一方、内部クロ ック信号intCLKは、1段のゲート(NOR回路4 a)により、内部クロック信号intZCLKOに従っ て生成される。したがって、内部クロック信号intC LKの立上がりよりも、入力バッファイネーブル信号 i ntZCKEOの立上がりは少なくとも1段のゲート分 遅くなる。このとき、内部クロック信号 intCLKと

入力バッファイネーブル信号 int ZCKEOの立上が

りの時間差が小さく、ラッチ回路35により外部信号E

XTが取込まれる前に入力バッファ30が非活性状態と

されることが考えられるが、内部クロック信号intC

LKがLレベルのときには、3状態インバータ41aが

作動状態とされており、その出力信号はラッチ41bお

よび41cによりラッチされており、また遅延回路37

の出力信号がこの内部クロック信号intCLKのLレ

35は同じ構成を実質的に有しているため、入力バッファイネーブル信号intZCKEOがLレベルからHレベルに変化したとき、この内部信号intCOMも、外部信号EXTに従った状態に設定されていると考えることができ、したがって早いタイミングで入力バッファイネーブル信号intZCKEOが立上がっても、確実に外部信号EXTを取込み内部信号intCOMを生成することができる。

号intCOMを生成することができる。

ベルからHレベルへの遷移時において確定状態にあれ

ば、確実に外部信号EXTを取込み、ラッチして内部信

【0080】このとき、特に、図6に示すように内部クロック信号intCLK0およびintCLKがほぼ同

じタイミングで生成される場合、ラッチ回路2bおよび

【0081】上述の説明においては、1クロックサイク ル期間のみ外部クロックイネーブル信号extCKEが Lレベルとされる動作が示される。しかしながら、スタ ンバイ時において連続的に外部クロックイネーブル信号 extCKEをLレベルに設定すれば、入力バッファイ ネーブル信号intCKEOは連続的にHレベルを維持 し、入力バッファ30の電流経路がその間遮断され、消 費電流が低減される。図10(A)は、CKEバッファ の変更例の構成を示す図である。図10(A)に示す、 CKEバッファの構成においては、内部クロックイネー ブル信号intCKEおよびintZCKEを出力する フリップフロップ2cに代えて、ラッチ回路2bからの 入力バッファイネーブル信号intCKEOおよびin t ZCKEOをそれぞれ遅延する遅延回路2eが設けら れる。遅延回路2eは、入力バッファイネーブル信号i ntCKEOを遅延して内部クロックイネーブル信号 i ntCKEを出力する遅延回路2eaと、入力バッファ イネーブル信号intZCKEOを遅延して内部クロッ クイネーブル信号intZCKEを出力する遅延回路2 ebを含む。

【0082】この図10(A)に示すような遅延回路2 eを用いた場合、図10(B)に示すように、入力バッファイネーブル信号intCKEOが、内部クロック信号intCLKOの立上がりに同期して立下がった場合、所定時間(遅延回路2eの有する遅延時間)経過後に内部クロックイネーブル信号intCKEOがレレベルに立下がる。フリップフロップ2cは、外部クロックイネーブル信号extCKEを半クロックサイクル遅延して伝達しかつ1クロックサイクル期間その状態を保持する機能を備える。この1クロックサイクル期間保持する機能は、ラッチ回路2bにより実現される。したがって、この遅延回路2eを用いても、確実に、活性状態の外部クロックイネーブル信号extCKEが与えられた次のサイクルにおける内部クロック信号intCLKの発生を停止させることができる。

【0083】この遅延回路2eを用いる場合、その遅延

時間によっては、内部クロック信号intCLKがHレ ベルのときに、内部クロックイネーブル信号intCK EがLレベルとされる可能性が存在する。この状態を避 けるためには、遅延回路2eaおよび2ebの遅延時間 を、半クロックサイクル以上、1クロックサイクル未満 に設定すればよい。なお、クロック周波数が異なれば、 このクロックの1周期も異なり、内部クロック信号in tCLKO(intCLK)のHレベルの期間の長さも 異なる。この場合、遅延回路2eaおよび2ebそれぞ れにおいて複数の遅延時間を実現する遅延素子を設け、 用いられる外部クロック信号extCLKの周波数に応 じてその適当な遅延時間の遅延素子を選択する構成が利 用されればよい。このような構成としては、たとえばS DRAMに通常設けられるコマンドレジスタに、遅延時 間選択用のデータを格納し、縦続接続された遅延素子 を、その格納データに応じて選択的に短絡する構成を利 用することができる。

【0084】[入力バッファ回路の変更例]図11は、 この発明の実施の形態1において利用される入力バッフ ァ回路の変更例の構成を示す図である。この図11にお いて、入力バッファ30は、外部信号EXTと基準電圧 Vrefを差動的に増幅する差動増幅回路30aと、こ の差動増幅回路30aの内部接地ノード(差動nチャネ ルMOSトランジスタの共通ソースノード)と接地ノー ド32との間に接続されるnチャネルMOSトランジス タNQ3を含む。このMOSトランジスタNQ3は、そ のゲートに入力バッファイネーブル信号intCKEO を受ける。差動増幅回路30 aは、電源ノード31から 電源電圧 V d d を供給される。この図11に示す構成に おいては、入力バッファイネーブル信号intCKEO がLレベルとされると、nチャネルMOSトランジスタ NQ3が非導通状態とされ、この差動増幅回路30aか ら接地ノード32へ電流が流れる経路が遮断され、差動 増幅回路30aは非作動状態とされる。

【0085】この差動増幅回路30aは、負入力に外部信号EXTを受け、正入力に基準電圧Vrefを受けているが、その内部構造は、図1に示す入力バッファ回路30に含まれるトランジスタPQ1、PQ2、NQ1、NTおよびNQ2で構成される差動増幅回路と同じ構成を備える。この差動増幅回路30aは、異なる内部構造を備えていてもよく、基準電圧Vrefと外部信号EXTとを差動増幅する機能を備えていればよい。この図11に示す構成においても、内部クロック信号intCLKが発生されない場合に、差動増幅回路30aの電源ノード31と接地ノード32との間の電流が流れる経路が遮断されるため、必要なときのみこの入力バッファ回路30を動作させることができ、消費電流を低減することができる。

【0086】[入力バッファ回路の変更例2]図12 は、この発明の実施の形態1に従う入力バッファ回路の 変更例2の構成を示す図である。図12において、入力 バッファ30を構成する差動増幅回路30aは、電源ノ ード31からpチャネルMOSトランジスタPQ3を介 して電源電圧Vddを供給され、またnチャネルMOS トランジスタNQ3を介して接地ノード32から接地電 圧Vssを供給される。MOSトランジスタPQ3のゲ ートには入力バッファイネーブル信号intZCKEO が与えられ、MOSトランジスタNQ3のゲートには、 入力バッファイネーブル信号intCKEOが与えられ る。この図12に示す構成の場合、入力バッファイネー ブル信号intZCKEOおよびintCKEOに従っ て、MOSトランジスタPQ3およびNQ3がともに非 導通状態とされ、差動増幅回路30aは、電源ノード3 1および接地ノード32から分離される。この状態にお いて、出力信号ZOUTがリーク電流またはノイズなど の影響で変動した場合においても、差動増幅回路30a においては何ら電流は消費されず(出力ノードと電源供 給ノード(電源ノード31および接地ノード32両者を 含む)から分離されているため)、消費電流をより低減 することができる。

【0087】 [他の適用例] 上述の説明においては、SDRAMの入力バッファ回路が説明されている。しかしながら、たとえばシンクロナスSRAM (スタティック・ランダム・アクセス・メモリ) のようなメモリであっても、クロック信号に同期して外部信号の取込が行なわれるメモリ装置であるかぎり同様の効果を得ることができる。

[0088]

【発明の効果】以上のように、この発明に従えば、クロック同期型半導体記憶装置において、内部クロック信号の前縁(立上り)に同期して入力バッファイネーブル信号を発生して入力バッファの電流経路を遮断する構成にしているため、内部クロック信号非発生時から発生状態への復帰時においても、確実に与えられた外部信号のセットアップ時間を確保することができ、高速動作する低消費電流のクロック同期型半導体記憶装置を実現することができる。

【0089】このとき、外部信号が取込まれて内部信号 状態が確定してから入力バッファ回路を非作動状態とし ているため、この外部信号のホールド時間が短い時間に おいても、確実に外部信号に対応した内部信号を生成す ることができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態に従うSDRAMの出発点の構成を示す図である。

【図2】 図1に示す構成の動作を示すタイミングチャート図である。

【図3】 図1に示す構成の問題点を説明するためのタイミングチャート図である。

【図4】 この発明の実施の形態に従うSDRAMの要

部の構成を示す図である。

【図5】 図4に示す構成の動作を示すタイミングチャート図である。

【図6】 図4に示すクロックバッファ回路の構成の一例を示す図である。

【図7】 (A)は、図4に示すクロックバッファ回路の変更例の構成を示し、(B)はその動作波形を示す図である。

【図8】 図4に示すCKEバッファおよび外部信号入 カバッファの構成の一例を示す図である。

【図9】 図8に示す構成の動作を示すタイミングチャート図である。

【図10】 (A)は、図8に示すCKEバッファの変 更例の構成を示し、(B)は、その動作波形を示す図で ある。

【図11】 この発明の実施の形態に従う入力バッファ 回路の変更例1の構成を示す図である。

【図12】 この発明の実施の形態1に従う入力バッファ回路の変更例2の構成を示す図である。

【図13】 SDRAMの外部ピン配置を示す図である。

【図14】 SDRAMの動作を説明するためのタイミングチャート図である。

【図15】 SDRAMの全体の構成を概略的に示す図である。

【図16】 (A)は、クロックイネーブル信号の差異を説明するためのタイミングチャート図であり、(B)は、このクロックイネーブル信号の利用の一例を示すタイミングチャート図である。

【図17】 (A)は、従来のクロックバッファ回路の構成を示し、(B)は、従来のCKEバッファ回路の構成の一例を示す図である。


【図18】 図17(A)および(B)に示す構成の動作を示すタイミングチャートである。

【図19】 従来のSDRAMの入力バッファ初段の構成の一例を示す図である。


【符号の説明】

1 クロックバッファ回路、2 CKEバッファ、2a 入力バッファ回路、2b, 2c ラッチ回路、3 入 力バッファ回路、4 内部クロック信号発生回路、PQ 3 pチャネルMOSトランジスタ、35 ラッチ回 路、31 電源ノード、32 接地ノード、1d, 4a NAND回路、1h AND回路、1fインバータ、 2d 遅延回路、37 遅延回路、2ba 第1のラッチ、2bb 第2のラッチ、35a 第1のラッチ、35b 第2のラッチ、3ca 第1のラッチ、35b 第2のラッチ、2ea, 2eb 遅延回路、NQ nチャネルMOSトランジスタ、30a 差動増幅 回路。なお、図において同一符号は、同一または相当部分を示す。


【図1】




【図7】




【図2】



【図3】





W VSS

exb CLK
ext CKE
int CLKO
int CKE ITITIATE
int CLK
int ZCKEO/TA
int ZCKEO/TA
int ZCKEO/TA
int ZCKEO/TA
int ZCKEO/TA
int COMO ITITIA
int COMO IT

(A) intCLKO

7 y 7 intZCKEO

int CLKO


int CKEO

int CKEO


int CKE

【図10】


【図14】




【図18】




【図15】



【図16】





【図17】

